Profile

首藤真です。福岡の公的研究機関で次世代コンピュータアーキテクチャに関する研究に2年間従事。現在は福岡の博多で地図関連会社に勤務。ビジネスの分かるエンジニアを目指し、新たなチャンスにチャレンジ中。工学博士。MBA (QBS 7期)。宮古島トライアスロン・フィニッシャー。家族を何よりも愛する2児の父。

履歴

2015年6月、阿蘇カルデラスーパーマラソン大会(100km)、完走
2012年4月、宮古島トライアスロン大会(swim3km,bike155km,full-marathon)、完走
2011年3月、九州大学ビジネススクール(QBS)修了、MBA取得
2009年4月、九州大学ビジネススクール(QBS)に入学
2005年8月、福岡博多の地図関連企業に入社
2005年7月、財団法人 九州システム情報技術研究所退社
2003年2月、財団法人 九州システム情報技術研究所(※1)入社
2003年3月、宮崎大学大学院工学研究科システム工学専攻博士後期課程修了、工学博士号取得
2000年4月、宮崎大学大学院工学研究科システム工学専攻博士後期課程入学
2000年3月、宮崎大学大学院工学研究科電気電子工学専攻博士前期課程修了
1998年4月、宮崎大学大学院工学研究科電気電子工学専攻博士前期課程入学
1998年3月、宮崎大学工学部電気電子工学科卒業
1994年4月、宮崎大学工学部電気電子工学科入学
1975年9月生まれ、京都府出身。

※1 現在は、財団法人 九州先端科学技術研究所に名称変更

出版

2007年8月、エッセイ本「エコロジストでいこう」を出版。

論文

●首藤 真, “ジオ技術研究所の三次元デジタル地図と産業分野における実用例,” 情報処理学会研究報告 CVIM-176-11, 2011.(pdf)
●首藤 真, et al., “命令セット再定義可能プロセッサ「Redefis」:ユーザ機能の実装に適したSoCプラットフォームの提案,” デザインガイア2004-VLSI, Feb. 2004.
●首藤真,“博士論文「冗長数系演算のための2進-剰余数変換回路と多入力可変しきい値回路に関する研究,” 宮崎大学大学院工学博士課程博士論文, 2003年3月. (スライド)
●M. Syuto, et al., “A novel binary-to-residue conversion algorithm for moduli 2^n-1,2^n,2^n+2^α,” Proc. of Int. Technical Conference on Circuits / Systems, Computers and Communications, pp. 662-665, July 2002.
●M. Syuto, et al., “A high-speed binary to residue converter using a signed-digit number representation,” IEICE Trans. Inf. and Syst. vol. E85-D, no. 5, pp. 903-905, May 2002.
●M. Syuto, et al., “Synthesis and implementation of multi-input variable-threshold functions,” MULTIPLE-VALUED LOGIC-An International Journal, vol. 8, no. 1, pp. 71-87, Feb. 2002.
●首藤 真, et al., “SD数表現を用いた高速2進-剰余数変換アルゴリズム,” 電気関係学会九州支部連合大会, p. 275, Oct. 2001.
●首藤 真, et al., “FPGA を用いたディジタルシステムの教育環境の構築,” 宮崎大学紀要, no. 30, Sep. 2001.
●首藤 真, et al., “多値ディジットORNS を用いたブロック形16 $times$ 16 ビット乗算器,” 宮崎大学紀要, no. 30, Sep. 2001.
●首藤 真, et al., “多値ディジットORNSを用いた4進SD数系加算器,” 宮崎大学紀要, no. 30, Sep. 2001.
●首藤 真, et al., “多値ディジットORNSを利用した高速除算器,” 電子情報通信学会第2種研究会多値論理とその応用研究会, MVL01-1-15, pp. 94-99, Jan. 2001.
●首藤 真, et al., “多値ディジットORNSとその応用,” 第23回多値論理フォーラム, 6-1-7, Jul. 2000.
●M. Syuto, et al., “Multi-input variable-threshold circuits for multi-valued logic functions,” Proc. of IEEE Int. Symp. on Multiple-Valued Logic, pp. 27-32, May 2000.
●首藤 真, et al., “ニューロンMOSを用いた多入力可変しきい値回路,” 電子情報通信学会非線形問題研究会技術研究報告, Feb. 2000.
●M. Syuto, et al., “Multiple-valued basic operational circuits with neuron-MOS transistors,” Proc. of Int. Symp. on Nonlinear Theory and its Applications, vol. 1, pp. 85-88, Nov. 1999.
●首藤 真, et al., “量子化回路による4値SRAMの構成と解析,” 宮崎大学紀要, no. 28, Sep. 1999.
●M. Syuto, et al., “Voltage-mode linear summation circuit with neuron-MOS transistors and its application to multi-valued logic,” Proc. of The Korea-Japan Joint Symp. on Multiple-Valued Logic, pp. 101-107, Aug. 1999.
●首藤 真, et al., “ニューロンMOSトランジスタを用いた多値基本演算回路の設計と解析,”電気学会電子回路研究会資料, ETC-99-100, pp. 89-94, June 1999.
●首藤 真, et al., “ベース電流を補償した電流モードアナログ対数変換器,” 電気学会電子回路研究会資料, ETC-99-17, pp. 25-30, Jan. 1999.
●首藤 真, et al., “量子化回路を用いた4値SRAMの回路設計,” 電気関係学会九州支部連合大会, p. 7, Oct. 1998.

メディアなど

2011年9月、BBIQモーニングビジネススクール(ラジオ)出演
2010年5月、九州大学ビジネススクール・ニューズレター第8号